当初凡是翻开SoC原厂的pcb Layout Guide，都市说起到高速旌旗灯号的走线的拐角角度成绩，都市说高速旌旗灯号不要以直角走线，要以45度角走线，而且会说走圆弧会比45度拐角更好。本文援用地点：现实是不是如许？PCB走线角度该怎么设置，是走45度好仍是走圆弧好？90度直角走线究竟行不可？各人开端纠结于pcb走线的拐角角度，也就是近十多少二十年的事件。上世纪九十年月初，PC界的霸主Intel主导定制了PCI总线技巧。（很感激Intel宣布了PCI接口，恰是有了PCI总线接口的带宽晋升，包含厥后的AGP总线接口，才出生了像 3DFX VOODOO 巫毒如许的显卡，在事先也次休会到了古墓丽影 劳拉 的风度，另有暴爽的飞车2、经典的雷神之锤等等，回忆起来，恰是有了3D游戏等多媒体利用的市场需要，才增进了PC的技巧的开展，包含厥后的互联网及智妙手机的遍及。）仿佛从PCI接口开端，咱们开端进入了一个“高速”体系计划的时期。20世纪90年月当前，恰是有了一帮如许的玩家对3D机能的盼望，使得响应的电子计划跟芯片制作技巧可能依照摩尔定律往前开展，因为IC制程的工艺一直进步，IC的晶体管开关速率也越来越快，种种总线的时钟频率也越来越快，旌旗灯号完全性成绩也在一直的惹起各人的研讨跟器重。比方当初人们对4K高清家庭影音视频的需要，HDMI2.0传输尺度速度曾经到达了 18Gbps ！！！在我出生之前，pcb拉线菌应当仍是比拟纯真的同窗，把线路拉通，撸顺，整齐雅观即可，不必去存眷种种旌旗灯号完全性成绩。（感激存眷大众号：硬件条记本）比方下图所示的 HP 经典的 HP3456A 六位半万用表的电路板所示，大批的90°角走线。HP3456A 不泪滴，多少乎是成心走的直角（某些处所原来一个斜角走完，它偏要持续走多少个直角），绝年夜少数处所不铺铜。右上角，拐直角不止，线宽还变小了？直角、搭桥、铺铜，模仿就真的不克不及铺铜吗？直角，45度斜线，恣意角度斜线，方焊盘，圆焊盘，唯独不见泪滴。高速旌旗灯号线拐一下90°真的会有身？狮屎是不是如许的？在这里以本人浮浅的撸线姿态，跟各人探究一下对于高频/高速旌旗灯号的走线拐角角度成绩。咱们从锐角到直角、钝角、圆弧始终就任意角度走线，看看种种走线拐角角度的优毛病。1PCB 能不克不及以锐角走线？PCB能不克不及以锐角走线，谜底能否定的，先不论以锐角走线会不会对高速旌旗灯号传输线形成负面影响，单从PCB DFM方面，就应当防止呈现锐角走线的情况。由于在PCB导线订交构成锐角处，会形成一种叫酸角“acid traps”的成绩，啥？酸豆角？好吧，挺爱好酸豆角拌面，然而这里的pcb上的酸角倒是个令人厌恶的货色。在pcb制板进程中，在pcb线路蚀刻环节，在“acid traps”处会形成pcb线路腐化适度，带来pcb线路虚断的成绩。固然，咱们能够借助CAM 350 停止DFF Audit主动检测出“acid traps”潜伏成绩，防止在PCB在制作发生时发生加工瓶颈，假如pcb板厂工艺职员检测到有酸角(acid trap)存在，他们将简略地贴一块铜到这个漏洞中。良多板厂的工程职员他们实在并不懂layout的，他们只是从PCB工程加工的角度停止了修复酸角(acid trap)的成绩，但这种修复会不会带来进一步的旌旗灯号完全性成绩便不得而知了，以是咱们在layout是就应当从泉源去只管防止发生酸角(acid trap)。怎么防止拉线时呈现锐角，形成acid trap DFM 成绩？古代的EDA计划软件(如Cadence Allegro、Altium Designer等)都带有了完美的Layout走线选项，咱们在layout走线是，机动应用这些帮助选项，能够极年夜的防止咱们在layout时发生发生“acid trap”景象焊盘的出线角度设置 防止导线与焊盘构成锐角角度的夹角。应用 Cadence Allegro 的 Enhanced Pad Entry 功效可能让咱们在layout时尽可能的防止导线与焊盘在出线时构成夹角，防止形成“acid traps”DFM成绩。防止两条导线穿插构成锐角夹角。机动利用 Cadence Allegro 布线时切换 ” toggle “ 选项，能够防止导线拉出T型分支时构成锐角夹角，防止形成“acid traps”DFM成绩。2pcb layout能不克不及以90°走线高频高速旌旗灯号传输线应防止以90°的拐角走线，是种种PCB Design Guide中竭力请求的，由于高频高速旌旗灯号传输线须要坚持特征阻抗分歧，而采取90°拐角走线，在传输线拐角处，会转变线宽，90°拐角处线宽约为畸形线宽的1.414倍，因为线宽转变了，就会形成旌旗灯号的反射，同时，拐角处的额定寄生电容也会对旌旗灯号的传输形成时延影响。固然，当旌旗灯号沿着平均互连线传布时，不会发生反射跟传输旌旗灯号的掉真，假如平均互连线上有一个90°拐角会，则会在拐角处形成pcb传输线宽的变更，依据相干电磁实践盘算得出，这确定会带来旌旗灯号的反射影响。实践上是如许，但实践毕竟是实践，现实情形90°拐角对高速旌旗灯号传输线形成的影响能否是无足轻重的呢？打个比喻，比方王掉聪同窗（这里的王同窗纯属为了剧情须要虚拟出来的，确定不哪位亲生父亲会为本人的儿子取如许的名字吧，若有相同，纯属幸运，O(∩_∩)O~）带着他们家的二哈跟女票去打暖锅，看到路边失落了一百块钱，你说他捡仍是不捡？捡起这一百块，实践上会使得王掉聪的团体财产又增加了一百块，然而对随意找个女票啪啪啪刷卡买豪车如买白菜的王同窗来说，能够完整疏忽，而对我来说，这但是巨款呐，我个别都市冲从前伪装系鞋带的…以是，90°拐角对高速旌旗灯号传输线会有负面影响，实践上是必定的，然而这种影响是不是致命的？90°拐角对高速数字旌旗灯号跟高频微波旌旗灯号传输线的影响是不是一样的？依据 这篇论文《right angle corners on printed circuit board traces,time and frequency domain analysis》跟 Howard Johnson 的这篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著述 《旌旗灯号完全性与电源完全性剖析(第二版) 》第八章的内容，咱们能够得出以下论断：对高速数字旌旗灯号来说，90°拐角对高速旌旗灯号传输线会形成必定的影响，对咱们当初高密高速pcb来说，个别走线宽度为4-5mil，一个90°拐角的电容量大概为10fF，经测算，此电容惹起的时延累加大概为0.25ps，以是，5mil线宽的导线上的90°拐角并不会对当初的高速数字旌旗灯号（100-psec回升沿时光）形成很年夜影响。而对高频旌旗灯号传输线来说，为了防止集肤效应（Skin effect）形成的旌旗灯号破坏，平日会采取宽一点的旌旗灯号传输线，比方50Ω阻抗，100mil线宽，这90°拐角处的线宽约为141mil，寄生电容形成的旌旗灯号延时大概为25ps，此时，90°拐角将会形成十分重大的影响。同时，微波传输线老是盼望能只管下降旌旗灯号的消耗，90°拐角处的阻抗不持续跟而外的寄生电容会惹起高频旌旗灯号的相位跟振幅偏差、输入与输出的掉配,以及可能存在的寄生耦合,进而招致电路机能的好转,影响 PCB 电路旌旗灯号的传输特征。对于90°旌旗灯号走线，老wu本人的观念是，只管防止以90°走线，纳尼？后面不是说90°拐角对高速数字旌旗灯号的影响能够疏忽吗？固然，后面写的那些是为了凑字数的，O(∩_∩)O~，单个90°拐角对高速数字传输线所带来的旌旗灯号品质影响，绝对于导线与参考立体高度的偏向，导线本身蚀刻进程中线宽线距平均性的变更偏向，板材介电常数对频率旌旗灯号的变更，乃至过孔寄生参数所带来的影响都要比90°拐角所带来的成绩年夜得多。然而现在的高速数字电路传输线总防止不了要绕等长的，十多少二十个拐角叠加起来，这90°拐角所累计叠加起来的影响形成的旌旗灯号回升延时将变得弗成疏忽。高速旌旗灯号老是沿着阻抗的门路传输，以90°拐角绕等长，终的现实旌旗灯号传输门路会比本来的要略短一些。并且当初的高速数字旌旗灯号传输速度正在变得越来越高，现在的HDMI2.0尺度，传输带宽速度曾经到达了18Gbps，90°拐角走线将不再合乎请求，并且当初都21世纪了，当初的EDA软件即使是那些应用的，对45°走线都曾经支撑的很好了。同时，以90°拐角走线，以工程美学来说，也不太合乎人们的审雅观。以是，对当初的layout来说，不管你是不是走的高频/高速旌旗灯号线，咱们都要只管防止以90°拐角停止走线，除非有特别的请求。对年夜电流走线，偶然咱们会以铺铜铜皮调换走线的方法布线，在铺铜的拐角处，也须要以两个45°拐角调换90°拐角，如许不只雅观，并且不会存在EMI隐患。3以45°走线除了射频旌旗灯号跟其余有特别请求的旌旗灯号，咱们PCB上的走线应当优选以45°走线。要留神一点的是，45°角走线绕等长时，拐角处的走线长度要至少为1.5倍线宽，绕等长的线与线之间的间距要至少4倍线宽的间隔。因为高速旌旗灯号线老是沿着阻抗的门路传输，假如绕等长的线间距太近，因为线间的寄生电容，高速旌旗灯号走了捷径，就会呈现等长禁绝的情形。古代的EDA软件的绕线规矩都能够很便利的设置相干的绕线规矩。3以 arc 弧形走线假如不是技巧标准明白请求要以弧形走线，或许是rf微波传输线，团体感到，不须要去走弧形线，由于高速高密度pcb的layout，大批的弧形线前期修线十分费事，并且大批的弧形走线也比拟费空间。对相似USB3.1或HDMI2.0如许的高速差分旌旗灯号，团体以为仍是能够走下圆弧线装下bi的，O(∩_∩)O~固然，对RF微波旌旗灯号传输线，仍是优先走圆弧线，乃至是要走“采取 45° 外斜切”线走线4以恣意角度走线跟着4G/5G无线通信技巧的开展跟电子产物的一直进级换代，现在PCB数据接口授输速度已高达10Gbps或25Gbps以上，且旌旗灯号传输速度还在一直的朝着高速化偏向开展。（感激存眷大众号：硬件条记本）跟着旌旗灯号传输的高速化、高频化开展，对PCB阻抗把持跟旌旗灯号完全性提出了更高的请求。对PCB板上传输的数字旌旗灯号来说，电子产业界利用的包含FR4在内的很多电介质资料，在低速低频传输时始终被以为是平均的。但当体系总线上电子旌旗灯号速度到达Gbps级别时，这种平均性假设不再建立，此时交错在环氧树脂基材中的玻璃纤维束之间的空隙惹起的介质层绝对介电常数的部分变更将弗成疏忽，介电常数的部分扰动将使线路的时延跟特点阻抗与空间相干，从而影响高速旌旗灯号的传输。基于FR4测试基板的测试数据标明，因为微带线与玻纤束绝对地位差别，招致丈量所得的传输线无效介电常数稳定较年夜，、值之差能够到达△εr=0.4。只管这些空间扰动看上去较小，它会重大影响数据速率为5-10Gbps的差分传输线。在一些高速计划名目中，为了应答玻纤效应答高速旌旗灯号的影响，咱们能够采取zig-zag routing布线技巧以减缓玻纤效应的影响。Cadence Allegro PCB Editor 16.6-2015 及后续版本带来了对zig-zag布线形式的支撑。在Cadence Allegro PCB Editor 16.6-2015 菜单当选择”Route -> Unsupported Prototype -> Fiber Weave Effect” 翻开zig-zag routing功效。光阴是把杀猪刀，正如二十年前咱们pcb layout不必存眷能否要走弧形线，不必担忧pcb板材玻璃纤维对高速旌旗灯号的影响一样。可能二十年后你再看这篇笔墨，会感到咱说的观念相称的out…以是，不存在情随事迁的pcb layout规矩，跟着pcb制作工艺的晋升跟数据传输速度的进步，有可能当初准确的规矩在未来将变得不再实用。以是为一枚及格的拉线菌，必定要与时俱进，控制工业技巧偏向的开展，才干不被年夜浪淘沙所镌汰。 申明：新浪网独家稿件，未经受权制止转载。 -->小编：[db:摘要]
当前网址：https://www.ks-fitcouple.com//a/meishi/289.html
