IT之家 12 月 8 日新闻，据英特尔官方新闻，在 IEDM 2024（2024 年 IEEE 国际电子器件集会）上，英特尔代工展现了多项技巧冲破。▲ 图源英特尔在新资料方面，减成法钌互连技巧（subtractive Ruthenium）最高可将线间电容下降 25%，有助于改良芯片内互连。英特尔代工还率先报告了一种用于进步封装的异构集成处理计划抉择性层转移（Selective Layer Transfer，SLT），可能将吞吐量晋升高达 100 倍，实现超疾速的芯片间封装（chip-to-chip assembly）。为了进一步推进全围绕栅极（GAA）的微缩，英特尔代工展现了硅基 RibbionFET CMOS （互补金属氧化物半导体）技巧，以及用于微缩的 2D 场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以进步装备机能。IT之家得悉，在 IEDM 2024 上，英特尔代工还分享了对进步封装跟晶体管微缩技巧将来开展的愿景，以满意包含 AI 在内的各种利用需要，英特尔称以下三个要害点将有助于 AI 在将来十年朝着能效更高的偏向开展：进步内存集成（memory integration），以打消容量、带宽跟耽误的瓶颈用于优化互连带宽的混杂键合模块化体系（modular system）及响应的衔接处理计划告白申明：文内含有的对外跳转链接（包含不限于超链接、二维码、口令等情势），用于通报更多信息，节俭甄选时光，成果仅供参考，IT之家全部文章均包括本申明。 申明：新浪网独家稿件，未经受权制止转载。 -->小编：[db:摘要]
当前网址：https://www.ks-fitcouple.com//experience/theory/2024/1216/234.html
